集積回路設計研究チーム
Integrated Circuit Design Research Team


集積回路設計研究チーム研究チームについて

半導体で世界を変える

AI処理を高効率・低電力で実行する回路技術、有機トランジスタ大規模デジタル回路技術、PUFを用いた認証システム、量子コンピュータ向けクライオCMOS回路技術、物理センサや化学センサ向けアナログ・デジタル集積回路技術の研究開発並びに、オープンソースEDAを活用したLSI設計開発環境の開拓を推進しています。

集積回路設計研究チームKeywords

ハードウェアセキュリティ

半導体チップの真贋判定や信頼基点 (Root of Trust) の構築手法の研究

MEMSセンサ、アナデジ混載

センサ向けにカスタマイズされたアナデジ混載半導体チップ設計技術の創出

AIチップ

超高効率にAI処理を実行可能なエッジAIチップの研究開発

フレキシブル印刷デバイス

印刷デバイスによるデジタル回路の実現

集積回路設計研究チーム研究内容

ハードウェアセキュリティ

半導体は民生品から産業製品、重要インフラなどあらゆるところで使われており、快適で利便性の高い社会の実現に必要不可欠なものとなっています。一方で、半導体製品の模倣品やIoTデバイスからの情報漏えいは年々増加しています。安心・安全なIoT/CPSのためには、半導体製品が「ホンモノ」であり、扱うデータのセキュリティが担保される必要があります。そこで我々は、半導体の「ばらつき」を利用して個々のICチップを認証したり、暗号鍵を生成してデータを保護したりするPUF (Physically Unclonable Function) の研究開発を行っています。

センサ・回路の協調最適設計

MEMSセンサ向けのアナログ・デジタル回路には、低ノイズ増幅器やAD変換器、デジタル回路など様々な要素技術が含まれます。本研究では、まずセンサデバイスの等価回路モデル化を行い、次に適切な回路アーキテクチャを創出します。また、デジタル回路による自動補正技術などを駆使して、目標仕様・コストを達成する独自の設計アプローチを提案しています。また、センサに限らずアクチュエータやエナジーハーベスティング等に向けた回路についても、同様の手法でセンサ・回路の全体最適化を図ることが可能です。

エッジAIチップ設計

深層学習に代表されるAIは、その膨大な計算量からデータセンターで処理される事が現在は大半ですが、ユーザとデータセンターの間の通信に必要な電力や遅延時間、セキュリティの懸念から、ユーザの手元(エッジ)でAI処理を実行する事が望まれています。一方で、ユーザの手元にあるスマートフォンなどのデバイスは、使用できる電力に制限がある場合も多く、AIを高効率に処理する専用回路、所謂エッジAIチップが必要です。そこで我々は、超高効率にAI処理を実行可能なエッジAIチップの研究開発を行っています。

印刷デバイスによるデジタル回路

フレキシブル印刷デバイスは印刷技術による安価さ、曲面に実装可能なフレキシブルさ、大面積のセンサや回路要素の実装が可能という特徴を持ち、コンピュータの形態の自由度を大きく変える可能性があると期待されています。多数の回路要素を一枚のフレキシブルなフィルムに印刷したデバイスを実現するために、印刷デバイスによるデジタル回路の実現を目指しています。

集積回路設計研究チームメンバー

⽇置 雅和
チーム長  OpenSource EDA関連情報
秋⽥ ⼀平
Webサイト
⼩笠原 泰弘
⽚下 敏宏
更⽥ 裕司
堀 洋平
森本 浩之
招聘研究員
⼤内 真⼀
兼務
五⼗嵐 泰史
兼務

Research Team

国立研究開発法人 産業技術総合研究所
先端半導体研究センター

〒305-8569 茨城県つくば市小野川16-1 つくば西7群  [交通アクセス]
Eメール: