CMOSインテグレーション
研究チーム
CMOS Integration Research Team


CMOSインテグレーション研究チーム研究チームについて

ナノメートルの技術

半導体集積回路はn型トランジスタとp型トランジスタを連結した相補型電界効果型トランジスタ(CMOS)と呼ばれる素子を多数集積化して構成されています。CMOS素子は年を追うごとに微細化し、現在の最先端集積回路では10億個を超えるトランジスタが集積されています。またトランジスタ構造も平面型からゲートオールアラウンド型構造に劇的に進化しています。
このような劇的な半導体CMOSの進化の中、私たちは数技術世代に亘って適用可能な半導体の製造プロセス技術を産総研つくば西事業所のスーパークリーンルームを舞台として開発しております。

CMOSインテグレーション研究チームKeywords

ゲートオールアラウンド

GAA

2nm プロセス

nanosheet

CMOS

CMOSインテグレーション研究チーム研究内容

ゲートオールアラウンド型ナノシートのプロセス技術の研究開発

この図は現在の最先端の2nm世代のゲートオールアラウンド型CMOSの概略図です。電子または正孔が流れる半導体チャネルが複数のシート状になっており、ゲート電極と高誘電率ゲート絶縁膜に囲まれています。最近SCRでは、最先端のリソ装置、選択エピ、原子層成長、高選択比エッチング装置を導入しました。我々はこれらの装置を駆使して、ゲートオールアラウンド型のナノシートのプロセス技術を開発しております。

CMOSインテグレーション研究チーム研究施設

スーパークリーンルーム(SCR)

外部公開サイト:産総研スーパークリーンルーム(SCR) (aist.go.jp) 

液浸ArFエキシマレーザー露光装置
内部風景
300mm処理ウェハ

CMOSインテグレーション研究チームメンバー

太田 裕之
チーム長
笠嶋 悠司
Santillan Julius
廣島 洋
招聘研究員
浅沼 周太郎
兼務
井⾕ 俊郎
兼務
落合 隆夫
兼務
甲野藤 真
兼務
鈴⽊ 健太
兼務
⾕⼝ 有沙⼦
兼務
深沢 正永
兼務
尹 成圓
兼務

Research Team

国立研究開発法人 産業技術総合研究所
先端半導体研究センター

〒305-8569 茨城県つくば市小野川16-1 つくば西7群  [交通アクセス]
Eメール: