国立研究開発法人産業技術総合研究所のHPへ
現在位置> 組織 > 研究センター > 先進パワーデバイス研究センター > 研究チーム紹介 > エピタキシャル成長チーム メニュースキップ

先進パワーエレクトロニクス研究センター

エピタキシャル成長チーム

研究チーム紹介

 SiCバルク基板上へのホモエピタキシャル成長技術、エピタキシャル成長技術を活用した特殊デバイス構造作製のためのインプロセスでのエピタキシャル成長技術、並びにX線、電子線を中心とした材料評価技術の研究開発を行っています。

SiCにおけるエピタキシャル成長技術は伝導度制御の観点においてSiCのデバイス応用における必須の技術であるとともに、そのエピタキシャル層上に直接デバイス構造を作り込むためデバイス性能を決定づける重要な役目を担っています。 当チームでは、SiCデバイスの普及・拡大に資する高信頼・高精度且つ低コストなエピタキシャルウエハ作製技術の開発と、その材料評価技術、MOSFETにおけるエピチャンネルやスーパージャンクション(SJ)構造といったエピタキシャル技術を利用した新たなデバイス構造作製のためのインプロセスエピ成長技術の研究開発を行っています。
また、共同研究やMTA(研究試料提供)を通じ、エピタキシャルウエハの提供を行っています。  



各種CVD装置
       


研究概要

  • 大口径化技術
    • 現在SiCウエハの主流は4インチウエハですが、低コスト化にはウエハの大口径化が必要になっています。すでに6インチのバルクウエハが開発されており、これに対応すべく6インチバルクウエハ上に、高精度且つ低欠陥のエピタキシャル層を成長させる技術の開発をSi面/C面の両面で行っています。

    • 関連文献
       1:C. Kudo, K. Tamura, T. Aigo, W. Ito, J. Nishio, K. Kojima, T. Ohno, MRS Symposium Proceedings Series, 1433pp.h01-02、2012/07
       2:K. Masumoto, C. Kudo, K. Tamura, J. Nishio, S. Ito, K. Kojima, T. Ohno, H. Okumura, J. Crystal Growth, 381 (2013) 139.



      Results

      エピタキシャルウェハ
       

  • 低オフ角化技術
    • SiCのエピタキシャル成長では多形制御の観点からウエハに数度のオフを付けたオフウエハを用いたステップフロー成長技術が主流となっています。しかしながら、このオフ角はインゴットの切り代増加によるウエハコスト増、基板中の結晶欠陥のエピタキシャル層への伝搬、UMOSFET作製に供した場合、チャンネル特性が不均一になる等の問題を持っています。当チームではC面を用いることでウエハのオフ角を0.3°程度まで低オフ角化しても従来のオフウエハと同等のエピタキシャル層を作製できる技術を開発した。現在はこの技術の適用によるSi面ウエハの低オフ角化を進めており、多形制御、表面平坦化、基底面転位低減等の基本的な技術を確立した上で大口径化を進めています。  
      この技術はSiCパワーデバイスチームのトレンチMOSFETの開発に適用されています。

    • 関連文献
       1:K. Kojima, H. Okumura, S. Kuroda and K. Arai, J. Crystal Growth 269, 367 (2004).
       2:K. Kojima, H. Okumura, S. Kuroda and K. Arai,Mater. Sic. Forum 483-485, 93 (2005).
       3:K. Kojima, H. Okumura, S. Kuroda and K. Arai,Chemical Vapor Deposition 12, 489 (2006).
       4:K. Kojima, S. Ito, J. Senzaki and H. Okumura, Mater. Sci. Forum645-648,99, (2010).
       5:K. Kojima, S. Ito, A. Nagata and H. Okumura, Mater. Sci. Forum 717-720,141, (2012).
       6:K. Masumoto, K. Kojima, H. Okumura,Mater. Sic. Forum740-742,193 (2013).



      Results

      エピタキシャルウェハ

      エピタキシャルウェハ
       
  • 高速成長技術
    • 作製中 
       
  • SiCウエハ低抵抗化要素技術
    • SiCデバイスはプロセス改善による低オン抵抗化が進み、その結果デバイス全体の抵抗に占める基板抵抗の割合は5割を超えるほどになっており、SiC基板中の不純物濃度の増加による低抵抗化が求められている。N型のSiC結晶においてはドナーである窒素を高濃度に添加すると積層欠陥が高密度に発生し、基板品質が劣化してしまうことが分かっており、結晶の品質を維持した状態で比抵抗を10mΩcm以下に下げることが困難であった。一方P型のSiC結晶においてはアクセプターとなるAlの不純物レベルが約200meVと深く活性化率が低いため、一般には数100Ωcm以下のp型結晶を得ることは困難であり、SiCを用いた10kV超の超高耐圧n-channel IGBTにおいてはこのp型結晶の抵抗がネックとなっていた。当チームではSiC結晶の低抵抗化の可能性を探るための原理検証をエピタキシャル成長技術を用いて行った。  
       その結果、n型結晶においてはNとAlのコドープ技術を用いることにより積層欠陥の発生を抑制しながら数mΩcmまで比抵抗を下げることが可能であることを見出した。この技術はウエハプロセスチームによりバルク成長技術での実証が試みられています。 また、p型結晶においては高速成長と不純物ドーピングのコンビネーションにより1E20cm-3レベルまでAlをドーピングできることを見出した。同時にAlの活性化率は1E19cm-3を超える濃度から急激に向上することを見出し、その結果p型SiC結晶において13mΩcmという現在市販されているn型SiC結晶と同程度の抵抗にまで低減させることが可能になりました。

    • 関連文献
      1:K. Kojima, T. Kato, S. Ito, J. Kojima, F. Hirose, Y. Kito, S. Yamauch, K. Nishikawa, and A. Adachi, Mater. Sci. Forum679-680, 8 (2011)
      2:S. Ji, K. Kojima, Y. Ishida, H. Tsuchida, S. Yoshida and H. Okumura, Mater.Sci Forum 740-742, 181 (2013).
      3:S. Ji, K. Kojima, Y. Ishida, S. Saito, T. Kato, H. Tsuchida, S. Yoshida and H. Okumura, J. Crystal Growth 380, 85 (2013).



      N型結晶


       
  • エピタキシャル成長によるトレンチ埋め込み技術
    • Siデバイスにおいては低損失化のためにドリフト層における耐圧と抵抗のトレードオフを打ち破るP/Nのストライプ構造を持つスーパージャンクション構造が採用されている。Siでは一般的に不純物の熱拡散技術を用いたP/Nストライプ形成が行われるが、SiCは不純物の熱拡散がほとんど無いためSiと同様の手法によるP/Nストライプ形成を行うことができない。そのためエピタキシャル成長技術を使用してn型層にあらかじめ設けてあるトレンチにp型層を埋め込む必要がある。当チームではSiCパワーデバイスチームと連携しながらSiCにおけるレンチ埋め込み技術の開発を行っており、これまでにトレンチ幅2μm、トレンチ深さ7μmの埋め込みの可能性を確認している。  
       

    • 関連文献
      1:K. Kojima, A. Nagata, S. Ito, Y. Sakuma, R. Kosugi and Y. Tanaka, Mater. Sci. Forum740-742, 793 (2013).



      トレンチ
  
  • 評価技術
    • 作製中 
       




ページの先頭へ
  ご利用条件  |  個人情報保護 ©産総研